Cyflwyniad PCIe 6.0

Mae Sefydliad PCI-SIG wedi cyhoeddi rhyddhau swyddogol safon manyleb PCIe 6.0 v1.0, gan ddatgan ei bod wedi'i chwblhau.

Gan barhau â'r confensiwn, mae cyflymder y lled band yn parhau i ddyblu, hyd at 128GB/s (unffordd) ar x16, ac oherwydd bod technoleg PCIe yn caniatáu llif data deuffordd llawn-ddwplecs, cyfanswm y trwybwn dwyffordd yw 256GB/s. Yn ôl y cynllun, bydd enghreifftiau masnachol 12 i 18 mis ar ôl cyhoeddi'r safon, sef tua 2023, a ddylai fod ar y platfform gweinydd yn gyntaf. Bydd PCIe 6.0 yn dod erbyn diwedd y flwyddyn fan bellaf, gyda lled band o 256GB/s.

Yn ôl at y dechnoleg ei hun, ystyrir mai PCIe 6.0 yw'r newid mwyaf yn hanes bron i 20 mlynedd PCIe. A bod yn onest, mae PCIe 4.0/5.0 yn addasiad bach o 3.0, fel yr amgodio 128b/130b yn seiliedig ar NRZ (Non-Return-to-Zero).

Newidiodd PCIe 6.0 i signalau pwls AM PAM4, codio 1B-1B, gall un signal fod mewn pedwar cyflwr amgodio (00/01/10/11), dwbl yr un blaenorol, gan ganiatáu am amledd hyd at 30GHz. Fodd bynnag, oherwydd bod signal PAM4 yn fwy bregus na NRZ, mae wedi'i gyfarparu â mecanwaith cywiro gwallau ymlaen FEC i gywiro gwallau signal yn y ddolen a sicrhau cywirdeb data.

Yn ogystal â PAM4 a FEC, y dechnoleg fawr olaf yn PCIe 6.0 yw defnyddio amgodio FLIT (Uned Rheoli Llif) ar y lefel resymegol. Mewn gwirionedd, nid technoleg newydd yw PAM4, ac mae Ethernet uwch-gyflym 200G+ wedi cael ei ddefnyddio ers tro byd, ond methodd PAM4 â hyrwyddo ar raddfa fawr oherwydd bod cost yr haen gorfforol yn rhy uchel.

Yn ogystal, mae PCIe 6.0 yn parhau i fod yn gydnaws yn ôl.

Mae PCIe 6.0 yn parhau i ddyblu'r lled band Mewnbwn/Allbwn i 64GT/s yn ôl y traddodiad, sy'n cael ei gymhwyso i'r lled band unffordd PCIe 6.0X1 gwirioneddol o 8GB/s, lled band unffordd PCIe 6.0×16 o 128GB/s, a lled band deuffordd pcie 6.0×16 o 256GB/s. Dim ond PCIe 6.0 x1 fydd ei angen ar SSDs PCIe 4.0 x4, a ddefnyddir yn helaeth heddiw, i wneud hynny.

Bydd PCIe 6.0 yn parhau â'r amgodio 128b/130b a gyflwynwyd yn oes PCIe 3.0. Yn ogystal â'r CRC gwreiddiol, mae'n ddiddorol nodi bod y protocol sianel newydd hefyd yn cefnogi'r amgodio PAM-4 a ddefnyddir yn Ethernet a GDDR6x, gan ddisodli PCIe 5.0 NRZ. Gellir pacio mwy o ddata mewn un sianel yn yr un faint o amser, yn ogystal â mecanwaith cywiro gwallau data oedi isel a elwir yn gywiriad gwallau ymlaen (FEC) i wneud cynyddu lled band yn ymarferol ac yn ddibynadwy.

Efallai y bydd llawer o bobl yn cwestiynu, nid yw lled band PCIe 3.0 yn aml yn cael ei ddefnyddio i gyd, beth yw pwrpas PCIe 6.0? Oherwydd y cynnydd mewn cymwysiadau sy'n llwglyd o ddata, gan gynnwys deallusrwydd artiffisial, mae sianeli IO gyda chyfraddau trosglwyddo cyflymach yn dod yn fwyfwy yn alw cwsmeriaid yn y farchnad broffesiynol, a gall lled band uchel technoleg PCIe 6.0 ddatgloi perfformiad cynhyrchion sydd angen lled band IO uchel yn llawn gan gynnwys cyflymyddion, dysgu peirianyddol a chymwysiadau HPC. Mae PCI-SIG hefyd yn gobeithio elwa o'r diwydiant modurol sy'n tyfu, sy'n fan poblogaidd ar gyfer lled-ddargludyddion, ac mae'r Grŵp Diddordeb Arbennig PCI wedi ffurfio gweithgor Technoleg PCIe newydd i ganolbwyntio ar sut i gynyddu mabwysiadu technoleg PCIe yn y diwydiant modurol, gan fod galw cynyddol yr ecosystem am led band yn amlwg. Fodd bynnag, gan y gellir cysylltu'r microbrosesydd, GPU, dyfais IO a storfa ddata â'r sianel ddata, er mwyn i gyfrifiadur personol gael cefnogaeth rhyngwyneb PCIe 6.0, mae angen i weithgynhyrchwyr mamfwrdd fod yn ofalus iawn i drefnu'r cebl a all drin signalau cyflym, ac mae angen i weithgynhyrchwyr sglodion hefyd wneud paratoadau perthnasol. Gwrthododd llefarydd ar ran Intel ddweud pryd y bydd cefnogaeth PCIe 6.0 yn cael ei hychwanegu at ddyfeisiau, ond cadarnhaodd y bydd Alder Lake ar gyfer defnyddwyr a Sapphire Rapids a Ponte Vecchio ar ochr y gweinydd yn cefnogi PCIe 5.0. Gwrthododd NVIDIA hefyd ddweud pryd y bydd PCIe 6.0 yn cael ei gyflwyno. Fodd bynnag, mae BlueField-3 Dpus ar gyfer canolfannau data eisoes yn cefnogi PCIe 5.0; Dim ond y swyddogaethau, y perfformiad a'r paramedrau y mae angen eu gweithredu ar yr haen gorfforol yn eu nodi yn y Fanyleb PCIe, ond nid yw'n nodi sut i'w gweithredu. Mewn geiriau eraill, gall gweithgynhyrchwyr ddylunio strwythur haen gorfforol PCIe yn ôl eu hanghenion a'u hamodau gwirioneddol eu hunain i sicrhau ymarferoldeb! Gall gweithgynhyrchwyr ceblau chwarae mwy o le!